AD1672
单片12位模数转换器的原理及其应用
高光天
摘 要：
AD1672是美国ADI公司最近推出的一种新器件，它采用4级流水线闪烁式模数转换结构，单电
源工作，12位分辨率，3MSPS采样速率，非常适用于通信、图象处理和医疗设备新电路设计。关键词：闪烁式模数转换器 流水线 不失码 超量程
一、概述
AD1672是美国ADI公司最近推向市场的一种新型单片式模数转换器(ADC)。片上含有4个高性
能采样保持放大器(SHA)和4个闪烁式ADC及电压基准。它采用4级流水线结构，输出带有
误差修正逻辑电路，并采用BiCMOS工艺，从而保证在3MSPS采样速度下12位精度，在
整个工作温度范围内不失码。由于AD1672输入SHA具有快速建立特性，所以它既适合从负满度到正满度电压逐次切换多通道系统，又适合输入频率高达奈奎斯特速率的单通道采样。AD1672具有宽频带输入、单电源供电、低功耗和低价格等特点，非常适用于通信、图象处理和医疗设备新电路设计。AD1672采用28脚PLCC封装，工作温度范围为-40～+85°C，其引脚排列请见图1，引脚功能说明请见表1。
二、工作原理
AD1672采用4级流水线闪烁式(flash),又称并行式模数转换结构(见图2)。4级闪烁式A
DC的分辨率分别为4，4，3和4位，其中每两级之间重叠1
图1 AD1672引脚排列
表1 AD1672引脚功能说明
类型：AI—模拟输入；DI—数字输入；P—电源；AO—模拟输出；DO—数字输出。
位用来误差修正。用低噪声SHA采集满度值，单端输入在167ns内具有12位精度。AD1672的工作过程，首先第一级闪烁式ADC对输入信号进行4位近似转换，同时利用第1级数模转换器(DAC)将这4位数字量转换成对应的精确模拟量。再从第1级SHA输出的模拟量减去第1级
图2 AD1672结构框图
DAC产生的模拟量得到一个残差。然后，第2级SHA对这个残差进行采样和保持，第2级ADC对此进行4位近似转换，同样利用第2个DAC得到第2级残差。一但第2级SHA进入保持方式，第1级SHA便返回到采样方式，以采集新的输入信号。第3级转换与第1级和第2级类似，也由一个SHA，一个ADC和一个DAC构成，不同之处分辨率不是4位而是3位。第4级，即最后一级转换仅由1个4位闪烁式ADC构成，完成最终残差的模数转换。最后在修正逻辑单元，累计4级闪烁式ADC构成15位输出，但由于在累计过程中采用了适当的误差修正方法，使最终输出字为12位。数字输出连同超量程指示(OTR)都被锁存到输出缓冲器以驱动输出引脚。
由于AD1672结构的每一级都有一个附加的SHA，所以允许流水线转换。实际上这种模数转换
器是由多级输入，同时转换，通过串行链方式完成四级转换过程。这表明，虽然这种转换器在每个时钟周期都具有捕获新输入信号的能力，但要完成全部转换并且在输出端呈现数字量，实际上只用2
1/2个时钟周期。这种“流水线延迟(Pipeline delay)”在许多应用中它并不引人注意，只是在有些情况下才考虑这个问题。例如，在高速反馈环
路要求使用ADC的一些场合，只有提供一个理想的数字输出结果，才能对其输入信号进行补
偿(例如，视频应用中的失调校准或零点恢复)。在这种情况下，在计算环路稳定性时，必须考虑通过流水线引起的时钟延时。另外，由于转换器同时在3个转换器上工作，所以在转换过程的主要交接处(例如，电源或基准引起的大的尖峰毛刺)会使3个采样数据变坏。最后应当说明，AD1672存在一个最小的时钟速率，低于这个最小值，SHA的顶降率会使流水线信号变坏，这个最小时钟速率在25°C
时为20kHz。通常时钟速率选取3MHz。
AD1672的内部定时控制电路利用了时钟的上升沿和下降沿。AD1672在时钟输入的上升沿对
模拟输入信号采样。当时钟处于低电平期间(处于时钟下降沿和上升沿之间)，输入SHA处于
采样方式；当时钟处于高电平期间，则SHA处于保持方式。由于这种器件利用时钟上升沿和下降沿定时，所以仅在时钟上升沿，抖动才很明显。
三、应用
1.模拟输入
AD1672等效模拟输入电路如图3a所示，其中输入SHA及其辅助电阻网络很容易接成单极性(0
～2.5V或0～5.0V)或双极性(-2.5～+2.5V)，见图3b，3c和3d。AD1672标称输入电阻R IN
，对于 2.5 V输入范围为2kΩ，对于5.0V输入范围为4kΩ。AD1672虽然是单电源+5V供电，但同样可用于交流输入信号，见图4。由于耦合电容器与AD1672的输入阻抗构成一阶高通滤波器，-3dB转折频率f
-3dB 计算公式为f -3dB =1/2πR IN C EQ
其中R IN
为不同接法时的输入阻抗；C EQ 为耦合电容器C1与C2的并联值。应当注意的是，C1一般使用大的电解电容或钽电容，有利于在高频段导通。又并联一个小陶瓷电容C2，使其在很宽的频率范围内在低频段仍然保持低阻抗特性。一般C1取10μF，C2取0.1～1.0μF。在直流耦合应用中，推荐使用缓冲放大器驱动AD1672的输入。一般选用高速、宽频带视频运算放大器。由于缓冲放大器与AD1672的输入电阻的相
a 等效输入电阻
b 0～2.5V c 0～+5V
d -2.5～+2.5V
图3 直流输入接线图
图4 交流耦合输入接线图
互作用，任何源电阻都要对增益误差和失调误差有影响。在直流精密测量应用中，调整电
路实例请见AD1672的产品说明。对于使用电源电压大于6.5V的放大器，在AD1672的输入端推荐使用箝位电路。当出现故障时，它可使输入电压箝位到6.5V。
2.基准电压
AD1672的标称基准输出电压相对基准地(REFCOM)为2.5V。基准输入(REFIN)引脚可以接到基
准输出(REFOUT)引脚，也可接到高精度2.5V外部基准电压源(例如AD780B，REF192E，REF43B)。AD1672内部含有+2.5V曲率补偿带隙基准，虽然其绝对值和温漂系数都经过激光修整，但在REFOUT与REFCOM引脚之间必须接一个1μF以上的补偿电容器。该基准源可提供最大负载电流为500μA，对于外接负载电流大于500μA情况下，需要外接缓冲放大器或上拉电阻器。
3.数字输出
AD1672在不同的输入方式下输出的数据形式不同：对于单极性输入，输出数据是直接的二进制码；对于双极性输入，输出数据是偏移二进制码。当数字输出驱动电源(DRV
DD )引脚分别接+5V或+3.3V时，可使AD1672 CMOS数字输出驱动器接口分别适合+5V或3.3V逻辑电路。虽然AD1672可以提供足够大的输出电流来驱动范围很宽的逻辑电路，但是大的驱动电流会产生电源引起的毛刺，影响S/(N+D)性能。当AD1762驱动大的容性负载或大的扇出时，在DRV
DD 与V DD 引脚上都应外接去耦电容。在数据终端，需要外部缓冲器或锁存器，例如SN74HC541，74HC541。
4.超量程
当模拟输入电压超过输出范围(0～+2.5V，0～+5.0V，±2.5V)时，会产生超量程现象。AD1
672提供超量程(OTR)输出引脚，指示超量程，利用OTR引脚和最高位(MSB)的与非逻辑结果可确定欠量程(低电平)和超量程(高电平)状态。
5.增益误差和失调误差调整
AD1672的增益误差、失调误差和线性误差出厂时已经调整到最小，但是有些应用仍需要通过
外部调整将增益误差和失调误差调整到零。因为这两种误差相互影响，所以需要反复调整。利用OTR引脚，监控它的输出可分别在负满度-FS和正满度+FS两种情况下将其调整到1/2
LSB范围内，具体调整电路请见AD1672产品说明。
6.接地与电源去耦
适当地接地与去耦是高速、高分辩率数据采集系统的基本设计要求。AD1672的特点是将模拟
电源、数字电源和地都分开，使系统模拟地和数字地电路电流得到最佳管理。通常模拟电源和数字电源都应分别对地接去耦电容，并应尽量靠近接地端。对于数字输出端呈现大的容性负载(通常每引脚为20pF)，在DRV
DD 引脚对数字地应接一个0.1μF陶瓷电容器。有关AD1672的详细应用情况，包括模数转换接口板的电路设计和印制线路板的布线，请参见
AD1672产品说明。欲索取技术资料和购买AD1672的读者请与北京市英赛尔器件集团联系。
参考文献
Analog Devices Inc.,Complete 12Bit,3MSPS Monolithic A/D Converter, Da
ta Sheet,1996